“El año de la esperanza y el Fortalecimiento de la Democracia”

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

Decana de América, Universidad del Perú

Facultad de Ingeniería Electrónica y Eléctrica

Escuela Profesional de Ingeniería de Telecomunicaciones

Controlador de teclado matricial con banco de registros para ingreso de comandos AT

Curso:

Sistemas Digitales

Sección:

G2

Docente:

VILLAFUERTE BARRETO, HERNAN OSWALDO

Integrantes:

- Alanoca Chambi Diego 22190327
- Contreras Choquehuanca Fabio Alonzo 22190338
- Palomino Ramirez Mijahil 22190325

I. Planteamiento del problema de telecomunicaciones

En los sistemas de comunicaciones modernos, como módems, routers y equipos de radiofrecuencia, existe la necesidad de ingresar comandos de configuración de forma local y segura. Actualmente, la mayoría de equipos de bajo costo dependen de interfaces de software en PC para configurarse, lo que genera dependencia tecnológica y vulnerabilidad ante la ausencia de un computador.

Este proyecto propone diseñar e implementar un sistema digital embebido que permita el ingreso de comandos de configuración (similares a los comandos AT utilizados en módems) directamente desde un teclado matricial 4x4, almacenándolos en un banco de registros direccionable mediante un decodificador combinacional controlado por una FSM. El sistema demuestra los fundamentos del subsistema de decodificación de memoria aplicado a telecomunicaciones.

II. Objetivos general y específico

Objetivo general

Diseñar e implementar un sistema digital sobre Arduino que permita el ingreso, almacenamiento y lectura de comandos de telecomunicaciones mediante un teclado matricial 4×4, empleando una FSM, un decodificador de direcciones combinacional y un banco de registros como memoria de comandos.

Objetivos específicos

- Diseñar una FSM de escaneo de teclado matricial 4×4 que detecte y codifique la tecla presionada en representación binaria/ASCII.
- Implementar un decodificador de direcciones de 2 bits que seleccione el registro destino del banco de registros (4 registros de 8 bits cada uno) según el estado de la FSM principal.
- Construir un banco de registros de 4 posiciones de 8 bits que almacene los comandos ingresados, accesible mediante el bus de dirección generado por el decodificador.
- Medir experimentalmente al menos tres métricas de rendimiento del sistema: tiempo de

respuesta, frecuencia de escaneo y ocupación de memoria, comparándolas con los valores teóricos.

- Documentar el diseño completo en formato de paper IEEE como entregable final del semestre.

III. Diagrama de bloques funcional de alto nivel

Teclado 4×4	FSM Escaneo + Control	Decodificador de Dirección (2 bits)	Banco de Registros 4×8 bits (Memoria)	Monitor Serie / Salida UART
Entrada física (filas/columnas)	*Detecta tecla, genera dirección*	*Lógica combinacional: selecciona registro destino*	*Almacena 4 comandos de 8 bits c/u*	*Muestra resultado al usuario*

`Teclado` → `FSM` → `Decodificador` → `Registros` → `Salida Serial`.

El decodificador es lógica combinacional pura que recibe 2 bits de la FSM y activa una de las 4 líneas de selección de registro (CS0–CS3).

IV. Selección justificada de plataforma

Se selecciona el microcontrolador Arduino Uno (ATmega328P) por las siguientes razones:

- Disponibilidad y bajo costo: Accesible en el mercado local (Jr. Paruro, Lima) a un precio aproximado de S/. 20–25 en versión clon, sin requerir equipamiento adicional costoso.
- Facilidad de simulación: Compatible con Wokwi.com, plataforma de simulación online gratuita que permite verificar el funcionamiento completo antes de la implementación física.
- Soporte para los bloques requeridos: El ATmega328P permite implementar en software/C++ los bloques de FSM, decodificador combinacional y banco de registros (arreglo de variables), cumpliendo íntegramente con la sumilla del curso.
- Periférico UART integrado: Permite transmitir los comandos almacenados al monitor

serie, actuando como interfaz de telecomunicaciones del sistema.

- Entorno de desarrollo gratuito: Arduino IDE y las bibliotecas Keypad.h están disponibles sin costo, reduciendo la barrera de entrada para el equipo.

V. Métricas de rendimiento propuestas

Para cumplir con el rigor de un *paper* IEEE, se proponen las siguientes mediciones experimentales:

1. Tiempo de Respuesta del Escaneo

Se mide el tiempo transcurrido desde que la FSM detecta un cambio de estado en las filas del teclado hasta que el decodificador habilita el registro de escritura

2. Eficiencia de la Lógica de Decodificación (Carga Computacional)

Dado que el decodificador es **lógica combinacional pura**, se debe evaluar el impacto de la decodificación de 2 bits en el ciclo de trabajo del sistema.

3. Ocupación de Memoria y Escalabilidad

Análisis de la huella de memoria (SRAM) del banco de registros implementado.

- **Métrica:** Porcentaje de uso de memoria estática para los 4 registros de 8 bits.
- **Proyección:** Cálculo teórico de la degradación del rendimiento si el banco de registros se escalara de 4 a 16 posiciones (decodificador de 4 bits).

4. Tasa de Error en el Debounce (Anti-rebote)

Frecuencia de errores de ingreso de comandos causados por el ruido mecánico del teclado matricial frente a la velocidad de muestreo de la FSM.

- **Métrica:** Porcentaje de comandos AT fallidos en 100 iteraciones de prueba.

VI. Cronograma interno de trabajo

SEMANA	Entregable	Actividad del Equipo
5-6	**La Propuesta**	Definición del problema, diagrama de bloques, selección de métricas y redacción de propuesta
7	**Retroalimentación**	Ajustes según comentarios del docente; inicio del diseño de la FSM en papel.
8	**E2-Diseño y Simulación**	Diagrama ASM, tablas de verdad, código C++ en Arduino IDE,
9	**Retroalimentación**	Correcciones del diseño y optimización del código según indicaciones del docente
10	**Avance de Hardware**	Compra de componentes (Arduino + teclado), montaje en protoboard, pruebas iniciales.
11	**E-3 Prototipo Inicial**	Prototipo funcional, medición de métrica 1 (tiempo de respuesta), video de 1 minuto.
12	**Ajustes del Sistema**	Correcciones del prototipo, medición de métricas 2 y 3, inicio del borrador del paper.
13	**E4-Sistema Completo**	Sistema 100% funcional, tabla comparativa simulación vs. real, borrador del paper IEEE.
14	**Revisión del Paper**	Ajustes finales del paper según retroalimentación del docente, edición del video final.
15	**Entrega Final del Proyecto**	Paper IEEE final, video de 3 minutos, código fuente organizado, presentación oral de 5 minutos.

VII. Referencias

- M. Margolis, B. Jepson, y N. R. Weldin, *Arduino Cookbook: Recipes to Begin, Expand, and Enhance Your Projects*, 3.ª ed. Sebastopol, CA, EE. UU.: O'Reilly Media, 2020.

  https://books.google.com/books?hl=es&lr=&id=3b3dDwAAQBAJ&oi=fnd&pg=PP1&dq=Arduino+Cookbook+3th+Edition+&ots=eGJU654JU7&sig=JbLWnsz2xX0RncMB5fqH3ONN5iw

- M. A. Mazidi, S. Naimi, y S. Naimi, *AVR Microcontroller and Embedded Systems: Using Assembly and C*. Upper Saddle River, NJ, EE. UU.: Prentice Hall, 2011.
- C. Ionescu, "Finite state machines and their applications in software for industrial control," en *Proc. IEEE Int. Conf. Automation, Quality and Testing, Robotics (AQTR)*, Cluj-Napoca, Rumanía, 2004, pp. 289–294. doi: 10.1109/AQTR.2004.1490370.
- S. Patel y R. Sharma, "Design and Implementation of UART With Effective Serial Communication," en *Proc. IEEE Int. Conf. on Intelligent Systems and Signal Processing (ISSP)*, Gujarat, India, 2024, pp. 1–5. doi: 10.1109/ISSP.2024.10673484.
- A. Kirschenbaum, P. Manohar, y A. Parthasarathy, "Keypad Interfacing and Behavioral Chip Design Using VHDL," *International Journal for Research Trends and Innovation (IJRTI)*, vol. 4, n.º 5, pp. 1–5, mayo 2019. [En línea]. Disponible en:

  https://www.ijrti.org/papers/IJRTI1905005.pdf